Wissensdatenbank Wirtschaftsrecht

aktuelles Dokument: MikroAufbauExperimentEinsteckkarte
image4
image3
image2
image1
 Alle Kategorien:
  Forschungsdatenbank
  Lehrveranstaltungen
  Lexikon
  Literatur
  Rechtsgebiete
  Rechtsprechung
  Service
  Studium F H S
  Wissensmanagement
ich war hier: MikroAufbauExperimentEinsteckkarte

Version [73482]

Dies ist eine alte Version von MikroAufbauExperimentEinsteckkarte erstellt von Pioch am 2016-10-26 22:42:02.

 

2.1 Die Einsteckkarte

Auf der PCI-Einsteckkarte befinden sich neben dem PCI-Controller mit zugehöriger Schaltung, die für den Lehrinhalt des Praktikums relevanten Peripheriebausteine 8255 (Parallelbaustein), 8253 (Zählerbaustein) sowie das serielle Interface 8251. Da der PCI-Bus nicht nur Steckplätze für zusätzliche Hardware bereitstellt, sondern darüber hinaus fast alle Komponenten moderner PCs miteinander verbindet, ist für den Datentransfer über diesen Bus eine gewisse „Intelligenz“ erforderlich. Im Experimentiersystem PCS 2002 wird diese von dem PCIController PCI 9054 der Firma PLX Technology zur Verfügung gestellt. Dieser leistungsstarke Controller wurde für allgemeine Anwendungen konzipiert. Er erlaubt Durchsatzraten von bis zu 132 MB/s, verfügt über zwei DMA Kanäle und gewährleistet, durch die Erfüllung der PCI-Spezifikation V2.2, ein anspruchsvolles Powermanagement. Die bewusste Verwendung dieses großzügig dimensionierten Controllers bietet, begünstigt durch die Modulbauweise der Einsteckkarte, die für zukünftige Erweiterungen benötigte Flexibilität. Abbildung 2 zeigt die Verschaltung der einzelnen Komponenten auf der Einsteckkarte. In dem Blockschaltbild ist zu erkennen, dass der PCI-Controller gewissermaßen die Brücke zwischen den genutzten Peripherie-Bausteinen und dem eigentlichen PC herstellt. Die dazwischen befindlichen 32 Bit Speicher (Latch), der PLD (Programmierbarer Logik-Baustein, Programmable Logic Device) sowie der Datenbus-Splitter, der Level-Shifter und die Steuerlogik dienen der Konvertierung des 32Bit/ 3,3V Busses auf der Anwenderseite des PCI-Controllers in den benötigten 8 Bit/ 5V Bus für die Peripheriebausteine. Wie die Abbildung des so gewonnenen 8 Bit Busses auf den 32-Bit Bus erfolgt, verdeutlicht die Gegenüberstellung in Tabelle 1.

 (image: https://hssm.hqedv.de/uploads/MikroAufbauExperimentEinsteckkarte/Tabelle1.PNG)

Das eigentliche Protokoll, d.h. die zeitliche Abfolge der Pegel auf den Steuer-, Daten- und Adressleitungen bei einem Schreib/Lese Vorgang, auf dem 8 Bit Bus, wird während der Programmierung über die Software realisiert. Das hat zur Folge, dass für einen Schreibzugriff auf einen der Peripheriebausteine, um beispielsweise einen bestimmten Wert auf einem Port auszugeben, vier Schreibzugriffe auf den Bus erforderlich sind.

Attachments
File Last modified Size
Abbildung2.PNG 2023-10-06 18:37 26Kb
Einsteckkarte.JPG 2023-10-06 18:37 31Kb
Tabelle 1.PNG 2023-10-06 18:37 14Kb
Tabelle1.JPG 2023-10-06 18:37 31Kb
Tabelle1.PNG 2023-10-06 18:37 8Kb

 (image: https://hssm.hqedv.de/uploads/MikroAufbauExperimentEinsteckkarte/Abbildung2.PNG)
Diese Seite wurde noch nicht kommentiert.
Valid XHTML   |   Valid CSS:   |   Powered by WikkaWiki